verilog组合逻辑控制同一个变量读写的问题(2)

使用说明